PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-124427

(43) Date of publication of application: 28.04.2000

(51)Int.Cl.

H01L 27/108

H01L 21/8242

(21)Application number: 11-275097

(71)Applicant: SIEMENS AG

(22)Date of filing:

28.09.1999

(72)Inventor: GUTSCHE MARTIN

(30)Priority

Priority number: 98 162867

Priority date: 29.09.1998


Priority country: US

(54) FORMING METHOD OF TRANSISTOR AND MEMORY CELL WITH CAPACITOR, METHOD OF FORMING STACKED CAPACITOR ON UPPER SURFACE OF SILICON WAFER, AND MEMORY CELL USED IN DYNAMIC RANDOM ACCESS MEMORY

(57)Abstract:

PROBLEM TO BE SOLVED: To obtain a DRAM with an improved stacked capacitor and a manufacturing method thereof.

SOLUTION: The active region of a silicon chip is of one conductivity-type, an other conductivity-type region is present along the upper surface 21 of the chip separating from the active region, a dielectric coating 26 is formed above the upper surface with a cup-shaped contact hole, and the cup-shaped contact hole is possessed of a bottom plug 27 that is connected to a region distant from it to provide a low-resistance connection. Furthermore, a lower conductive layer 37 conformable to the cup-shaped contact hole is located above the wall of the contact hole, an intermediate dielectric layer 38 and an upper conductive layer 39 are provided, and the conductive layers 37 and 39 are electrically insulated from each other by the intermediate dielectric layer 38, whereby a storage capacitor of a memory cell is formed.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-124427 (P2000-124427A)

(43)公開日 平成12年4月28日(2000.4.28)

(51) Int.CL7

識別記号

FΙ

テーマコート*(参考)

H01L 27/108 21/8242 HO1L 27/10

621Z

651

審査請求 未請求 請求項の数17 〇L (全 7 頁)

(21)出願番号

特顯平11-275097

(22)出願日

平成11年9月28日(1999.9.28)

(31)優先権主張番号 09/162867

(32)優先日

平成10年9月29日(1998.9.29)

(33)優先権主張国

米国 (US)

(71)出題人 390039413

シーメンス アクチエンゲゼルシヤフト SIEMENS AKTIENGESEL

LSCHAFT

ドイツ連邦共和国 D-80333 ミュンヘ

ン ヴィッテルスパッハープラッツ 2

(72)発明者 マーティン グーチェ

ドイツ連邦共和国 ノイファールン ガル

ドロシュトラーセ 2

(74)代理人 100061815

弁理士 矢野 敏雄 (外2名)


(54) 【発明の名称】 トランジスタおよびキャパシタを含むメモリセルの形成方法、スタックトキャパシタをシリコン ウェハの上表面に形成する方法、およびダイナミックランダムアクセスメモリで使用されるメモ

(57) 【要約】

(修正有)

【課題】 改善されたスタックトキャパシタを有するD RAMを提供し、またこのようなDRAMの製造方法を 提供する。

シリコンチップの活性領域が一方の導電 【解決手段】 型を有し、チップの上表面21に沿って他方の導電型の 領域が間隔を置いて存在しており、ほぼカップ形のコン タクトホールを有する上表面の上方に誘電性のコーティ ング26が設けられており、カップ形のコンタクトホー ルは、間隔を置かれた一方の領域への低抵抗の接続を形 成する底部のプラグ27を有しており、コンタクトホー ルのカップ型のウォールの上方にコンフォーマルな下方 の導電層37が位置しており、中間誘電層38と上方の 導電層39とが設けられており、下方の導電層および上 方の導電層は中間誘電層を介して電気的に絶縁され、メ モリセルのストレージキャパシタを形成している。



【特許請求の範囲】

【請求項1】 半導体チップ内に、一方の導電型の第1 の領域および第2の領域が他方の導電型の領域を介して 間隔を置いて前記チップの上表面に沿って配置されたト ランジスタを形成するステップと、

1

前記チップの上表面の上方に誘電層を形成するステップ と、

前記トランジスタの第2の領域の上表面の部分を異方性 エッチングで露出させることにより、ほぼ垂直なサイド ウォールを有するコンタクトホールを形成するステップ 10

該コンタクトホールを導電性の充填材料で充填し、前記 第2の領域への低抵抗の接続を形成するステップと、

前記コンタクトホールの導電性の充填材料の頂部を除去 して該材料内に凹部を形成し、さらにコンタクトホール の誘電層を露出させるステップと、

露出した誘電層を等方的にエッチングして凹部を広げ、 また誘電層内のコンタクトホールの表面領域を拡大する ステップと、

ストレージキャパシタの下方プレートとして適切に使用 20 できるように、第1の導電層を拡大されたコンタクトホ ールの表面領域の上方にコンフォーマルに堆積させるス テップと、

前記第1の導電層がコンタクトホール内部に境界を有す るようにパターン化するステップと、

前記第1の導電層全体をカバーするように、高い誘電定 数を有する材料の層を堆積させるステップと、

該高い誘電定数を有する材料の層を介して分離され、電 気的に絶縁された上方プレートと下方プレートとを有す るストレージキャパシタの上方プレートとして適切に使 30 用できるように、前記誘電層の上方にコンフォーマルに 第2の導電層を堆積させるステップとを有する、

ことを特徴とするトランジスタおよびキャパシタを含む メモリセルの形成方法。

【請求項2】 コンタクトホールを充填するために使用 される導電性の材料はドープされたシリコンであり、第 1の導電層および第2の導電層の材料は金属である、請 求項1記載の方法。

【請求項3】 第1の導電層および第2の導電層の両方 に対する金属は白金である、請求項2記載の方法。

【請求項4】 導電性の拡散バリア層をドープされたポ リシリコンと第1の白金層との間に堆積する、請求項3 記載の方法。

【請求項5】 導電性の拡散バリア層をTiN、TaS iN、TiNAlを有するグループから選択された金属 から形成する、請求項4記載の方法。

【請求項6】 高い誘電定数を有する材料はチタン酸バ リウムストロンチウムである、請求項4記載の方法。

【請求項7】 パターン化するステップは第1の導電層 の上方部分をイオンビームエッチングするステップを有 50 り、キャパシタの誘電体はチタン酸バリウムストロンチ

する、請求項1記載の方法。

【請求項8】 広げられた後の凹部はほぼカップ形であ る、請求項1記載の方法。

【請求項9】 第1の誘電層は大部分が二酸化シリコン である、請求項1記載の方法。

【請求項10】 シリコンウェハの上表面の部分に形成 されたスイッチングトランジスタに続いてストレージキ ャパシタとして使用されるスタックトキャパシタをシリ コンウェハの上表面に形成する方法において、

第1の誘電層をシリコンウェハの上表面の上方に形成す るステップと、

コンタクトホールを誘電性のコーティング内に形成して シリコントランジスタの部分を露出させ、該トランジス タとストレージキャパシタの下方プレートとを導電接続 するステップと、

前記シリコントランジスタの部分との導電接続を適切に 形成するようにコンタクトホールをドープされたポリシ リコンで部分的に充填するステップと、

コンタクトホールの充填されていない部分をほぼカップ 形の形状となるように広げて、該充填されていない部分 の表面領域を拡大するステップと、

導電性の拡散バリア層をドープされたポリシリコンの上 方に形成するステップと、

キャパシタの下方プレートとして機能できるように適切 に、コンタクトホールの充填されていない部分の表面の 上方にコンフォーマルに第1の導電層を堆積するステッ プと、

コンタクトホール内の第1の導電層の上方部分をイオン エッチングで除去するステップと、

キャパシタの誘電体として機能できるように適切に、第 1の導電層およびコンタクトホールの上方にコンフォー マルに第2の誘電層を堆積するステップと、

キャパシタの下方プレートへの電気的な短絡を生じさせ ずにキャパシタの上方プレートとして機能できるように 適切に、第2の誘電層の上方にコンフォーマルに第2の 導電層を堆積するステップとを有する、ことを特徴とす るスタックトキャパシタをシリコンウェハの上表面に形 成する方法。

【請求項11】 第2の誘電層および第2の導電層をシ リコンウェハの上表面の上方に展開し、シリコンウェハ 40 の別のスタックトキャパシタとして機能させる、請求項 10記載の方法。

【請求項12】 最初に第1の誘電層内に形成される垂 直方向のサイドウォールを有するコンタクトホールを異 方性の反応性イオンエッチングにより形成し、後に該コ ンタクトホールを等方性のエッチングによりほぼカップ 形に広げる、請求項11記載の方法。

【請求項13】 第1の誘電層は大部分が二酸化ケイ素 であり、第1の導電層および第2の導電層は白金から成

ウムから成り、導電性の拡散パリアはTiN、TaSi N、TiNAlを有するグループから選択される、請求 項12記載の方法。

【請求項14】 シリコンチップの活性領域が一方の導電型を有しており、前記チップの上表面に沿って他方の 導電型の領域が間隔を置いて存在しており、

ほぼカップ形のコンタクトホールを有する前記上表面の 上方に誘電性のコーティングが設けられており、前記カップ形のコンタクトホールは、間隔を置かれた一方の前 記領域への低抵抗の接続を形成する底部のプラグ部分を 10 有しており、コンタクトホールのカップ型のウォールの 上方にコンフォーマルな下方の導電層が位置しており、 中間誘電層と上方の導電層とが設けられており、

前記下方の導電層および上方の導電層は中間誘電層を介 して電気的に絶縁され、メモリセルのストレージキャパ シタを形成している、ことを特徴とするダイナミックラ ンダムアクセスメモリで使用されるメモリセル。

【請求項15】 コンタクトホール内で下方の導電層と 底部のプラグ部分との間に導電性の拡散バリア層がさら に設けられている、請求項14記載のメモリセル。

【請求項16】 前記拡散バリア層はTaSiNから成り、前記上方の導電層および下方の導電層は白金から成り、中間誘電層はチタン酸バリウムストロンチウムから成る、請求項14記載のメモリセル。

【請求項17】 前記底部のプラグ部分はドープされたポリシリコンから成る、請求項16記載のメモリセル。 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、トランジスタおよびキャパシタを含むメモリセルの形成方法に関する。ま 30 た、シリコンウェハの上表面の部分に形成されたスイッチングトランジスタに続いてストレージキャパシタとして使用されるスタックトキャパシタをシリコンウェハの上表面に形成する方法に関する。またダイナミックランダムアクセスメモリで使用されるメモリセルに関する。

[0002]

【従来の技術】標準型のダイナミックランダムアクセスメモリ(DRAM)はシリコンチップ内の大きなアレイの形に形成されたメモリセルとして、一連のスイッチのコンビネーション(一般にはMOSFET)と、バイナ 40リのディジット(ビット)が後の修復のために情報として記憶されているストレージキャパシタとを使用している。DRAMの1つの形態としてストレージキャパシタがシリコンチップの上表面の上方の層のスタックにより形成されており、ここではMOSFETのスイッチがチップの上表面の近傍の領域内に形成されている。導電性のプラグないし栓状コンタクトにより典型的には、チップ内のMOSFETのソース/ドレイン領域と、ストレージキャパシタの下方プレート(底部電極)として機能するスタックの層との間の接続が低抵抗で形成される。50

【0003】DRAM内で高い容量を得るためには、セルを小さく構成し、かつこれらを接近した位置に配置することが重要である。したがってDRAM内のスタックトキャパシタはチップの表面上の小さな表面スペースを使用し、しかも充分に高いキャパシタンスを提供してストレージノードとしての信頼性を発揮することが重要である。

[0004]

【発明が解決しようとする課題】本発明の課題は、改善されたスタックトキャパシタを有するDRAMを提供し、またこのようなDRAMの製造方法を提供することである。

[0005]

【課題を解決するための手段】この課題は、半導体チッ プ内に、一方の導電型の第1の領域および第2の領域が 他方の導電型の領域を介して間隔を置いて前記チップの 上表面に沿って配置されたトランジスタを形成するステ ップと、チップの上表面の上方に誘電層を形成するステ ップと、トランジスタの第2の領域の上表面の部分を異 20 方性エッチングで露出させることにより、ほぼ垂直なサ イドウォールを有するコンタクトホールを形成するステ ップと、このコンタクトホールを導電性の充填材料で充 填し、第2の領域への低抵抗の接続を形成するステップ と、コンタクトホールの導電性の充填材料の頂部を除去 してこの材料内に凹部を形成し、さらにコンタクトホー ルの誘電層を露出させるステップと、露出した誘電層を 等方的にエッチングして凹部を広げ、また誘電層内のコ ンタクトホールの表面領域を拡大するステップと、スト レージキャパシタの下方プレートとして適切に使用でき るように、第1の導電層を拡大されたコンタクトホール の表面領域の上方にコンフォーマルに堆積させるステッ プと、第1の導電層がコンタクトホール内部に境界を有 するようにパターン化するステップと、第1の導電層全 体をカバーするように、高い誘電定数を有する材料の層 を堆積させるステップと、高い誘電定数を有する材料の 層を介して分離され、電気的に絶縁された上方プレート と下方プレートとを有するストレージキャパシタの上方 プレートとして適切に使用できるように、誘電層の上方 にコンフォーマルに第2の導電層を堆積させるステップ とを有する方法により解決される。

【0006】課題はまた、第1の誘電層をシリコンウェハの上表面の上方に形成するステップと、コンタクトホールを誘電性のコーティング内に形成してシリコントランジスタの部分を露出させ、このトランジスタとストレージキャパシタの下方プレートとを導電接続するステップと、シリコントランジスタの部分との導電接続を適切に形成するようにコンタクトホールをドープされたポリシリコンで部分的に充填するステップと、コンタクトホールの充填されていない部分をほぼカップ形の形状となるように広げて、この充填されていない部分の表面領域

を拡大するステップと、導電性の拡散バリア層をドープされたポリシリコンの上方に形成するステップと、キャパシタの下方プレートとして機能できるように適切に、コンタクトホールの充填されていない部分の表面の上方にコンフォーマルに第1の導電層を堆積するステップと、コンタクトホール内の第1の導電層の上方部分をイオンエッチングで除去するステップと、キャパシタの誘電体として機能できるように適切に、第1の導電層およびコンタクトホールの上方にコンフォーマルに第2の誘電層を堆積するステップと、キャパシタの下方プレート 10への電気的な短絡を生じさせずにキャパシタの上方プレートとして機能できるように適切に、第2の誘電層の上方にコンフォーマルに第2の導電層を堆積するステップとを有する方法により解決される。

【0007】課題はまた、シリコンチップの活性領域が一方の導電型を有しており、チップの上表面に沿って他方の導電型の領域が間隔を置いて存在しており、ほぼカップ形のコンタクトホールを有する上表面の上方に誘電性のコーティングが設けられており、カップ形のコンタクトホールは、間隔を置かれた一方の前記領域への低抵 20 抗の接続を形成する底部のプラグ部分を有しており、コンタクトホールのカップ型のウォールの上方にコンフォーマルな下方の導電層が位置しており、中間誘電層と上方の導電層とが設けられており、下方の導電層および上方の導電層は中間誘電層を介して電気的に絶縁され、メモリセルのストレージキャパシタを形成している構成により解決される。

[0008]

【発明の実施の形態】周知のように、一般にこの製造技術は大部分がウェハのスケールで行われ、場合によりウ 30ェハは1つ以上のDRAMを内包するチップへダイシングされる。プロセスの説明を容易にするために、ただ1つのメモリセルを内包するチップの部分に関連して述べる。

【0009】メモリセル用の改善されたキャパシタの主要な素子は、まず誘電層内にコンタクトホールを設けることにより形成される。この誘電層はスイッチングトランジスタを内包するシリコンチップの一部である上表面の上方に存在している。コンタクトホールは各キャパシタに対してスイッチングトランジスタの領域の上方に形 40成され、この個所でキャパシタが接続される。導電性のプラグ、典型的にはドープされたポリシリコンから成るプラグはコンタクトホールの底部に設けられ、トランジスタの前述の領域、すなわちセルのストレージノードに対応する領域への低抵抗の接続を形成する。典型的にはこれはまずコンタクトホールを導体によって充填し、その後この充填物の上部を除去することによって行われる。これにより底部のプラグ部分のみが残る。次に中空化したコンタクトホールの上部をエッチングにより広げる、広げられたトレンチのウォールけかに道体の層 有 50

利には白金の層によってコーティングされ、このコーテ ィングと導電性プラグとの間の低抵抗の接続が形成され る。この導電層はキャパシタの下方プレート(底部電 極) として機能する。導電性のプラグがキャパシタの下 方プレートとして機能する導体内への拡散を阻止する必 要のある材料から形成されている場合、つまり例えばプ ラグが白金から形成されている場合、プラグと下方プレ ートとの間に拡散を防止するバリアとして作用する層を 挿入しなければならない。導電層を堆積した後、拡散バ リアおよび導電層はパターン化され、それぞれ適切なア イソレーションのために拡大されたトレンチ内部に配置 される。導電層はその場合、キャパシタ誘電体として使 用するのに適した誘電定数を有する材料によってコーテ ィングされる。チタン酸パリウムストロンチウムの層は きわめて高い誘電定数を有しており、効果的なキャパシ 夕誘電体を形成するので有利である。誘電層は反対に導 電層によってコーティングされ、この誘電層は有利には 白金である。この白金層はキャパシタの上方プレート (上部電極) として機能する。 もちろんキャパシタの上 部電極と底部電極との間の電気的短絡を回避する手段を

部電極と底部電極との間の電気的短絡を回避する手段を考慮する必要がある。

【0010】このようなキャパシタデザインの利点はストレージトレンチが実質的にセルフアライメントされ、製造時にリソグラフィステップの数が低減される点である。このキャパシタの他の利点は従来のデザインで使用されている層に比較してより薄い白金層で容易に形成可能となる点である。白金を用いれば所望の作用関数が得られ、酸化への耐性を有するので有利である。

【0011】重要なのは個々のストレージセルを分離することである。相応して第1の層と各拡散バリアとを上述の短絡を阻止できるようにパターン化することが重要である。ただしキャパシタ誘電体として機能する誘電層とキャパシタの上方プレートとして機能する導電層とをチップの上方にわたって展開して、メモリセルアレイの他のセルにおいても同じ機能を果たすように構成することができる。

【0012】プロセスの実施形態から見て、本発明はトランジスタおよびキャパシタを有するメモリセルの形成方法に関連している。

【0013】別のプロセスの実施形態から見ると、本発明はシリコンウェハの上表面の部分に形成されたスイッチングトランジスタに続いてストレージキャパシタとして使用されるスタックトキャパシタをシリコンウェハの上表面に形成する方法に関連している。

【0014】装置の実施形態から見ると、本発明はダイナミックランダムアクセスメモリで使用されるメモリセルに関連している。

[0015]

化したコンタクトホールの上部をエッチングにより広げ 【実施例】前述のプロセスと形成されるキャパシタとを る。広げられたトレンチのウォールは次に導体の層、有 50 以下に図に即して詳細に説明する。図は縮尺通りではな いので注意されたい。

【0016】図1には、本発明のスタックトキャパシタ を有するメモリセルを含むシリコンチップ20の部分が 断面図で示されている。シリコンチップ20のバルクな いし基体は例えばp型の抵抗率を有している。その上表 面21に間隔を置いてそれぞれn型の導電性を有する第 1の領域22aと第2の領域22bとが存在し、nチャ ネルMOSFETを形成している。これらの2つの領域 はスイッチの電流端子として機能し、MOSFETのソ ースおよびドレインとして動作する。したがって以下で 10 は簡便のために領域22aをソース、領域22bをドレ インとして説明するが、周知のようにそれぞれの機能を 論理情報として逆転させてメモリセルへ書き込んだり、 またはセルから読み出したりもできる。ゲート電極23 はp型の領域の上方に、間隔を置いたn型の第1の領域 22aおよび第2の領域22bとの間で配置されてお り、ゲート酸化物25を介してMOSFETに特徴的な 手段で表面から分離されている。上表面21の上方に誘 電性コーティング26が存在しており、この誘電性コー ティングは典型的には主としてケイ素酸化物から形成さ れており、場合によっては、セルに記憶されたビットの 通常の書き込みおよび読み出しのためにセルへの接続を 形成するのに必要なビット線およびワード線用の導体を 含む(これは図示されていない)。ストレージキャパシ タに蓄積を行うためには、ストレージノードとして機能 するトランジスタの領域に続けて、第2の領域22bす なわちドレインを接続する必要がある。この端部でキャ パシタは第2の領域22bへの低抵抗の接続を行う導電 性のプラグ27と、キャパシタの第1の下方プレートと して機能するほぼカップ形の第1の導電層37と、この 第1の導電層37をカバーし絶縁する上方の誘電層38 と、この誘電層38の上方に配置されキャパシタの第2 の上方プレートとして機能する第2の導電層39とを有 する。この第2の導電層39は一般に電源の一方の端 子、典型的にはグラウンドに接続されている。通常第1 の導電性の領域22aはDRAMのビット線に接続され ており、ゲート電極23はワード線に接続されている。 【0017】キャパシタの必須の素子ではないが、前述 のように白金およびポリシリコンが使用されている場 合、一般に第1の白金層37の下方にTiN、TaSi N、TiAlNなどの材料から成る層36を同様にコン フォーマルに開口部の表面全体の上方に図示のように設 けると有利である。またはこれを選択的にポリシリコン のプラグの上方にのみ設けてもよい。この層は白金の濡 れ性を改善し、同時にプラグ27と白金層との間の相互 拡散または相互作用を低減させ、高温プロセスのステッ プ(例えば高い誘電率を有する材料のデポジションプロ セス) 中に高抵抗の界面となる層が形成されるのを阻止

7

する。

るのに使用される。ここではシリコンウェハ20の一部 22bと所定の誘電定数を有するコーティング26のみ が示されている。

【0019】キャパシタを製造する際には誘電性のコー ティング26の上方にまずフォトレジスト層31が形成 され、このフォトレジスト層がパターン化されてエッチ マスクとしてコーティング26内にコンタクトホールを 形成するために用いられる。これによりスイッチングト ランジスタの表面領域22bが露出される。有利にはこ のエッチングは異方性の反応性イオンエッチング(RI E) であり、垂直なサイドウォールを有する比較的狭い ヴァーティカル方向のホールを形成する。このホールは 図2に示されており、これによってもチップ表面の限定 された部分しか占有されない。

【0020】フォトレジストを除去した後、チップ20 の表面21が適切に洗浄され、コンタクトホールは部分 的に導体(典型的にはポリシリコン)で充填される。こ れにより図3に示される領域22bへの低抵抗の接続を 形成するプラグ34が形成される。このプラグは有利に は、キャパシタの大部分が表面の上方に形成されて誘電 層の他の導体の邪魔にならないだけの充分な高さを有さ なければならない。

【0021】プラグ34を形成するために、一般にはコ ンタクトホールを多めに充填し、必要に応じて化学的機 械的研磨(CMP)を用いて表面を平坦化し、その後適 切なエッチング、典型的には等方性のドライエッチング によりポリシリコンの充填物に凹部33を形成すること が行われている。これにより図3の状態が得られる。

【0022】次に等方性のエッチング、典型的には適切 な化学的ウェットエッチングまたは化学的なダウンフロ ーエッチングが使用されて凹部またはコンタクトホール 33が拡大され、ほぼカップ形の開口部35が図4に示 されるように形成される。ここではほぼカップ形の形状 はほぼ円筒形の形状も含む。所望される場合には別のス テップを加えてポリシリコンのプラグ34の上表面を拡 大されたトレンチの底部と同じレベルに構成してもよ

【0023】図5に示されているように、導電性のバリ ア層36が開口部35の上方に形成され、次にコンフォ ーマルにコンタクトホールのカップ形の表面の上方に金 属層37がキャパシタの第1のプレートとして使用でき るように適切に堆積される。堆積の後、この金属層37 およびバリア層36は所望されない部分(例えば誘電性 のコーティング26の上表面近傍)がクリーニングによ り除去され、この層の境界はコンタクトホールの内部で 定められる。典型的にはこうしたクリーニングはイオン ビームエッチング(IBE)、化学的に支援されるIB E、または反応性のIBEから選択されて行われる。有 利にはこの種のエッチングはイオンが誘電性コーティン 【0018】以下の図はキャパシタの製造方法を説明す 50 グ26の上表面に対して鋭角をなすように行われ、これ によりコンタクトホールのサイドウォールおよび底部の イオンビームに対する露出が制限される。このことは図 5に示されている。ウェハの表面法線に対してビームの 入射角度を約70°にすることにより、キャパシタのプ レート材料またはコンタクトホール内のバリア層のエッ チングを無視できる。

【0024】前述したように、有利には導電性のバリア 層36をプラグの上部のみに設けるか、または図示のよ うに開放された表面全体の上方に設ける。これはキャパ シタの下方プレートとして機能する第1の層37を堆積 10 させる前に行われる。

【0025】次に、金属層37の上方にコンフォーマル にキャパシタ誘電体として適切な材料から成る層38の 層が堆積される。これは有利にはチタン酸バリウムスト ロンチウムであり、この材料は高い誘電定数を有するの で望ましい。同様に高い誘電定数を有する他の材料も適 している。

【0026】キャパシタを完成して図6の構造体を得る ために、金属、有利には白金がコンフォーマルにトレン チ表面をカバーしている誘電体の上方に堆積され、キャ 20 パシタの第2のプレート(上方プレート)として機能す る層39が形成される。本発明のカップ形のキャパシタ が図6に示されている。

【0027】本発明のキャパシタの典型的な寸法は次の 通りである。ホールの幅は100nm~500nmの間 であり、深さと幅の比は典型的には2~3の間である。 ただしこの比は0.5~5.0の間の範囲で選択すること ができ、主として使用可能なスペースに依存している。

【0028】さらに前述したように、誘電層38および 外側の金属層39はそれぞれ連続する層となることがあ 30 39 第2の導電層

り、キャパシタ誘電体および所定のアレイの全てのスト レージキャパシタの外側電極として機能する。

【0029】例として説明したメモリセルは単に本発明 の基本的な原理を説明するためのものと理解すべきであ る。本発明の範囲内で種々の他の実施形態が可能であ る。例えば上述以外の材料を使用することができる。す なわち他の導体、例えばイリジウム、タンタル、ルテニ ウム、酸化ルテニウム、銅、アルミニウムなどをキャパ シタの層として使用可能である。

【図面の簡単な説明】

【図1】本発明のメモリセルの断面図である。

【図2】 本発明のメモリセルの特性を有するスタックト キャパシタを形成する際のシリコンチップの一段階を示 す図である。

【図3】シリコンチップの別の一段階を示す図である。

【図4】シリコンチップの別の一段階を示す図である。

【図5】シリコンチップの別の一段階を示す図である。

【図6】シリコンチップの別の一段階を示す図である。

【符号の説明】

20 シリコンチップ

21 上表面

22a、22b n型領域

23 ゲート電極

25 ゲート酸化物

26 誘電性コーティング


27 導電性プラグ

36 導電性の拡散バリア層


37 第1の導電層


38 誘電層

【図1】



【図2】





フロントページの続き

(54) 【発明の名称】 トランジスタおよびキャパシタを含むメモリセルの形成方法、スタックトキャパシタをシリコンウェハの上表面に形成する方法、およびダイナミックランダムアクセスメモリで使用されるメモリセル